CLK | msm2_reg_so | [Port] |
DIN | msm2_reg_so | [Port] |
IEEE | msm2_reg_so | [Library] |
LD | msm2_reg_so | [Port] |
pre_Q | rtl | [Signal] |
preserve | rtl | [Attribute] |
preserve | rtl | [Attribute] |
reg_width | msm2_reg_so | [Generic] |
rst | msm2_reg_so | [Port] |
SE | msm2_reg_so | [Port] |
SHIFT_REGISTER(CLK, rst, SE, DIN, LD) | rtl | [Process] |
SO | msm2_reg_so | [Port] |
std_logic_1164 | msm2_reg_so | [Package] |