| CLK | msm2_reg_so_bc | [Port] |
| DIN | msm2_reg_so_bc | [Port] |
| IEEE | msm2_reg_so_bc | [Library] |
| LD | msm2_reg_so_bc | [Port] |
| pre_Q | rtl | [Signal] |
| reg_width | msm2_reg_so_bc | [Generic] |
| rst | msm2_reg_so_bc | [Port] |
| SE | msm2_reg_so_bc | [Port] |
| SHIFT_REGISTER(CLK, rst, SE, DIN, LD) | rtl | [Process] |
| SO | msm2_reg_so_bc | [Port] |
| std_logic_1164 | msm2_reg_so_bc | [Package] |
1.6.2-20100208